PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-241589

(43) Date of publication of application: 17.09.1996

(51)Int.CI.

G11C 11/407

(21)Application number: 07-044074

(71)Applicant: OKI ELECTRIC IND CO LTD

(22) Date of filing:

03.03.1995

(72)Inventor: SATO SHINICHI

ISHIMURA TAMIHIRO


(54) SEMICONDUCTOR MEMORY

(57) Abstract:

PURPOSE: To detect drop of a potential caused by a leakage

current of a word line.

CONSTITUTION: For example, a word line driving circuit selects and connects a node PW1 ND word line WL1 by an output node XD1 of a X decoder. The word line WL1 is boosted by receiving electric charges from a boosting power supply generation circuit 301. On the other hand, a selecting signal C1 is activated by an address, the node PW1 is connected to a pad 411 for measuring. Thereby, the word line WL1 is connected to the pad 411 for measuring selectively, a potential of the word line WL1 is transmitted to the pad 411 for measuring. Drop of a potential of a boosted word line WL1 is measured.



LEGAL STATUS

[Date of request for examination]

30.06.1998

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2000 Japanese Patent Office

(19) 日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平8-241589

(43)公開日 平成8年 (1996) 9月17日

(51) Int. Cl. ⁶

識別記号 庁内整理番号

FΙ

技術表示箇所

G11C 11/407

G 1 1 C 11/34

354

F

審査請求 未請求 請求項の数7 OL(全 13 頁)


(21)出願番号	特顯平7-44074	(71)出願人 000000295
(22)出顧日	平成7年(1995)3月3日	沖電気工業株式会社 東京都港区虎ノ門1丁目7番12号
		(72)発明者 佐藤 眞一
		東京都港区虎ノ門1丁目7番12号 沖電気工
		業株式会社内
		(72)発明者 石村 民弘
		東京都港区虎ノ門1丁目7番12号 沖電気工
		業株式会社内
		(74)代理人 弁理士 柿本 恭成
		1

(54) 【発明の名称】半導体記憶装置

(57) 【要約】

【目的】 ワード線のリーク電流による電位低下を検出する。

【構成】 例えば、Xデコーダの出力ノードXD: によって、ワード線駆動回路がノードPW: とワード線WL: を選択接続する。ワード線WL: は昇圧電源発生回路30: からの電荷を受けて昇圧する。一方、アドレスによって選択信号C1 が活性化され、ノードPW: と測定用パッド41: が接続される。これによって、選択的にワード線WL: と測定用パッド41: が接続され、ワード線WL: の電位が測定用パッド41: に伝達される。測定用パッド41: に特性評価装置の探針を当てることで、昇圧したワード線WL: の電位低下が測定される。



【特許請求の範囲】

【請求項1】 複数の第1の信号線と複数の第2の信号 線との交点に接続された複数のメモリセルをそれぞれ有 する複数のメモリセルアレイと、

複数のノードのうちの各ノードを介して選択的に前記各 メモリセルアレイ内の第1の信号線に対して第1の電位 よりも高い第2の電位をそれぞれ供給する複数の電位供 給手段と、

前記各ノードにそれぞれ接続され、それらのノードのうちの1つを選択する複数のスイッチ手段と、

前記複数のスイッチ手段に共通接続され、それらのスイッチ手段の1つを介して前記ノードの1つに接続される 端子とを、

備えたことを特徴とする半導体記憶装置。

【請求項2】 複数の第1の信号線と複数の第2の信号 線との交点に接続された複数のメモリセルをそれぞれ有 する複数のメモリセルアレイと、

第1の電位よりも高い第2の電位を供給する電位供給手 段と、

前記第1の電位を昇圧して第2の電位を生成し、複数の ノードにおける各ノードを介して選択的に前配各メモリ セルアレイ内の第1の信号線に対して該第2の電位をそれぞれ供給する複数の昇圧手段と、

前記各ノードにそれぞれ接続され、それらのノードのうちの1つを選択する複数のスイッチ手段と、

前記複数のスイッチ手段に共通接続され、それらのスイッチ手段の1つを介して前記ノードの1つに接続される 端子とを、

備えたことを特徴とする半導体記憶装置。

【請求項3】 請求項2記載の半導体記憶装置において、

前記電位供給手段は、制御信号に基づき所定の電位のパルスを発生するパルス信号発生回路と、前記パルスの遷移を受けて昇圧される前記第2の電位を供給する昇圧回路とで、構成したことを特徴とする半導体記憶装置。

【請求項4】 複数の第1の信号線と複数の第2の信号線との交点に接続された複数のメモリセルをそれぞれ有する複数のメモリセルアレイと、

複数のノードにおける各ノードを介して選択的に前配各 メモリセルアレイ内の第1の信号線に対して第1の電位 よりも高い第2の電位をそれぞれ供給する1つまたは複 数の電位供給手段と、

前記各ノードにそれぞれ接続され、それらのノードのうちの1つを選択する複数の第1のスイッチ手段と、

制御信号によりオン、オフ動作する第2のスイッチ手段 と

前記第1及び第2のスイッチ手段を介して前記選択された1つのノードの電位に基づき、前記第1の信号線のリーク電流に対応した電位を生成する電位可変手段と、

前記電位可変手段で生成された電位を出力する端子と

を、

備えたことを特徴とする半導体記憶装置。

2

【請求項5】 請求項1、2、3または4記載の半導体 記憶装置において、

前記第1の信号線はワード線、前記第2の信号線はビット線、及び前記第1の電位は電源電位でそれぞれ構成したことを特徴とする半導体記憶装置。

【請求項6】 請求項1、2、3または4記載の半導体 記憶装置において、

10 前記端子は測定用パッドで構成したことを特徴とする半 導体記憶装置。

【請求項7】 請求項4記載の半導体記憶装置において、

前記端子は、データ出力パッドで構成したことを特徴と する半導体記憶装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、ダイナミックRAM等の半導体記憶装置に関するものである。

v [0002]

【従来の技術】従来のダイナミックRAM等の半導体記憶装置は、例えば、複数のワード線及び複数のビット線の各交点に配置された複数のメモリセルをそれぞれ有する複数のメモリセルアレイと、複数の昇圧電源発生回路と、複数のワード線駆動回路と、制御回路等の他の回路とで、構成されている。各メモリセルはキャパシタをそれぞれ有し、それらのキャパシタが、例えばNチャネル型MOSトランジスタ(以下、NMOSという)を介してビット線にそれぞれ接続されている。その各NMOSのゲートには、ワード線がそれぞれ接続されている。各昇圧電源発生回路は、昇圧電位VCC+Vtn+α(ただし、VCCは電源電位、Vtnは前記NMOSの閾値、α > 0である)を周期的にそれぞれ発生する回路である。

【0003】選択した"0"の情報をもつメモリセルに情報の"1"を書込む場合、アドレスによって選択された昇圧電源発生回路は、昇圧ノードに電荷を供給し、その昇圧ノードの電位が昇圧される。この昇圧電位がXアドレスによって選択されたワード線に与えられ、前記NMOSがオンして、ピット線からキャパシタに電荷が流が入する。これによって、ピット線対間に微小電位差 Δ Vが発生する。電位差 Δ Vがセンスラッチ回路で増幅され、ピット線のレベルは接地電位 V S S に遷移する。その後、ピット線はデータバスから電荷を受取り、このピット線のレベルが"1"の情報を示す V C C となる。そのため、メモリセル内のキャパシタとNMOS間のストレージノード(記憶ノード)には、ピット線からの電荷が流れ込み、"1"の情報が書込まれる。ここで、ワード線にリーク電流が発生してそのワード線の電位が V C

C+Vtnよりも下がってしまうと、ストレージノードに 50 は"1"の情報の電位VCCが普込めなくなる。次にス

トレージノードに書込まれた"1"の情報を読出す場合、十分な微小電圧 AVが得られず、センスラッチ回路が動作しない場合がある。或いは動作をしても、情報がラッチされるまでに時間がかかる。そこで、リーク電流によるワード線の電位低下をリカバリするために、各昇圧電源発生回路は昇圧動作を周期的に行い、そのワード線に電荷をそれぞれ供給している。

[0004]

【発明が解決しようとする課題】しかしながら、従来の 半導体配憶装置では、次のような課題があった。図2 は、メモリセルを示す断面図である。このメモリセルで は、基準電位となるセルプレート1とストレージノード 2との間に、キャパシタ3が形成されている。キャパシ タ3は、ゲート4に入力されたワード線WLのレベルで オンまたはオフ状態となるNMOSを介して、ビット線 BLに接続される構造となっている。即ち、NMOSの ソース5がストレージノードに接続され、ドレイン6が ビット線BLに接続されている。ワード線WLにリーク 電流が発生し、該リーク電流が昇圧電源発生回路からの 電荷のリカバリ量よりも多いとき、そのワード線WLの レベルは、電位VCC+Vtnよりも低下する。この場 合、キャパシタ3に電源電位VCCでの電荷蓄積ができ なくなる。リーク電流には、メモリセルアレイにおける ワード線WLがセルプレート1やビット線BLと高抵抗 でショートして発生する場合や、ワード線WLが接続さ れる昇圧電源発生回路等で発生する場合等がある。リー ク電流が発生した場合、初期段階で不良箇所を冗長回路 或いはスペアセルに置換しなければならないが、従来技 術では各ワード線WLにおける微小なリーク電流による 電圧低下を検出する方法がなかったので、その置換が行 われていなかった。

[0005]

【課題を解決するための手段】第1の発明は、上記課題 を解決するために、半導体記憶装置において、複数の第 1の信号線と複数の第2の信号線との交点に接続された 複数のメモリセルをそれぞれ有する複数のメモリセルア レイと、複数のノードのうちの各ノードを介して選択的 に前記各メモリセルアレイ内の第1の信号線に対して第 1の電位よりも高い第2の電位をそれぞれ供給する複数 の電位供給手段と、複数のスイッチ手段と、端子とを備 えている。ここで、前記複数のスイッチ手段は、前記各 ノードにそれぞれ接続され、それらのノードのうちの1 つを選択するものである。また、前配端子は、前配複数 のスイッチ手段に共通接続され、それらのスイッチ手段 の1つを介して前記ノードの1つに接続される構成とな っている。第2の発明は、半導体記憶装置において、複 数の第1の信号線と複数の第2の信号線との交点に接続 された複数のメモリセルをそれぞれ有する複数のメモリ セルアレイと、第2の電位を供給する電位供給手段と、 複数の昇圧手段と、複数のスイッチ手段と、端子とを備 4

えている。ここで、前記電位供給手段及び複数の昇圧手段は、前記第1の電位を昇圧して第2の電位を生成し、複数のノードにおける各ノードを介して選択的に前記各メモリセルアレイ内の第1の信号線に対して該第2の電位をそれぞれ供給する機能を有している。前記複数のスイッチ手段は、前記各ノードにそれぞれ接続され、それらのノードのうちの1つを選択するものである。また、前記場子は、前記複数のスイッチ手段に共通接続され、それらのスイッチ手段の1つを介して前記ノードの1つに接続される構成となっている。

【0006】第3の発明は、第2の発明の電位供給手段 を、制御信号に基づき所定の電位のパルスを発生するパ ルス信号発生回路と、前記パルスの遷移を受けて昇圧さ れる前記第2の電位を供給する昇圧回路とで、構成して いる。第4の発明は、半導体記憶装置において、複数の 第1の信号線と複数の第2の信号線との交点に接続され た複数のメモリセルをそれぞれ有する複数のメモリセル アレイと、複数のノードにおける各ノードを介して選択 的に前記各メモリセルアレイ内の第1の信号線に対して 20 第1の電位よりも高い第2の電位をそれぞれ供給する1 つまたは複数の電位供給手段と、複数の第1のスイッチ 手段と、第2のスイッチ手段と、電位可変手段と、端子 とを備えている。ここで、前記複数の第1のスイッチ手 段は、前記各ノードにそれぞれ接続され、それらのノー ドのうちの1つを選択するものである。前配第2のスイ ッチ手段は、制御信号によりオン、オフ動作する構成に なっている。前記電位可変手段は、前記第1及び第2の スイッチ手段を介して前記選択された1つのノードの電 位に基づき、前記第1の信号線のリーク電流に対応した 30 電位を生成する機能を有している。また、前記端子は、 前記電位可変手段で生成された電位を出力するものであ る。第5の発明は、第1、2、3または第4の発明にお いて、前記第1の信号線をワード線、前記第2の信号線 をビット線、及び前記第1の電位を電源電位でそれぞれ 構成している。第6の発明は、第1、2、3または第4 の発明の端子を、測定用パッドで構成している。 第7の 発明は、第4の発明の端子を、データ出力パッドで構成 している。

[0007]

40 【作用】本発明は、以上のように半導体記憶装置を構成しているので、選択された第1の信号線には、電位供給手段或いは複数の昇圧手段によって各ノードを介して第2の電位が与えられる。この選択された第1の信号線に接続されたノードはスイッチ手段の選択によって端子に接続されるか、或いは、該選択された第1の信号線に接続されたノードは、第1のスイッチ手段の選択と第2のスイッチ手段のオン、オフによって電位可変手段に接続される。端子に接続された場合、選択された第1の信号線の電位がその端子に伝達される。また、電位可変手段に接続された場合、第1の信号線の電位が電位可変手段

に伝達され、その電位に対応した電位が電位可変手段に よって生成されて端子に与えられる。端子に例えば特性 評価装置の探針を当てることにより、第1の信号線にお ける電位の低下が測定される。従って、前記課題を解決 できるのである。

図1は、本発明の第1の実施例を示す半導体記憶装置の

[0008]

【実施例】

第1の実施例

概略の構成図である。この半導体記憶装置は、複数のメ モリセルアレイ10,~10。(Mは整数)を備えてい る。各メモリセル10。 (mは1からMまでの整数) は、1本の第1の信号線であるワード線をそれぞれ有 し、この記憶装置におけるワード線の全本数はN(Nは 整数)本となっている。図1中の各ワード線WL。(n は1からNまでの整数)には、ワード線駆動回路20. ~20 がそれぞれ接続されている。各ワード線駆動回 路20。はワード線WL。を選択駆動する回路であり、 図示しないXデコーダの出力ノードXD。~XD』が、 それぞれ接続されている。また、各ワード線駆動回路2 0、は、各メモリセルアレイ10、に対応して設けられ た複数の昇圧電源発生回路301~301の昇圧ノード PW. ~PW. にそれぞれ接続されている。各昇圧電源 発生回路30. はメモリセルアレイ10. 中の選択され たワード線WL。に対する電位供給手段であり、外部か ら選択信号B1~B』がそれぞれ与えられる構成になっ ている。各昇圧電源発生回路30.は、選択信号B1~ B』によって選択され、第1の電位である電源電位VC Cを昇圧した第2の電位を供給する機能を有している。 [0009] 各昇圧ノードPW。には、該昇圧ノードP W。を選択する複数のスイッチ手段であるPチャネル型 MOSトランジスタ(以下、PMOSという)411~ 4 1 のソースがそれぞれ接続されている。各PMOS 41。のゲートには、アドレスによって指定される選択 信号C1~Cuが、それぞれ入力される構成になってい る。各PMOS41。のドレインは探針用端子である測 定用パッド42に共通接続されている。測定用パッド4 2はパッシベーション膜等の絶縁膜で被膜されていない 金属薄膜で形成され、該測定用パッド42がメモリテス 夕等の特性評価装置で探針できる程度の大きさを有して いる。各ワード線駆動回路20。は、ドレイン同士が接 続されたNMOS21とPMOS22をそれぞれ備えて いる。各NMOS21のソースが接地電位VSSにそれ ぞれ接続され、各PMOS22のソースがノードPW. にそれぞれ接続されている。各NMOS21とPMOS 22のゲートに出力ノードXD。がそれぞれ接続され、 それらNMOS21とPMOS22のドレインがワード 線WL。にそれぞれ接続されている。各昇圧電源発生回 路30.は、電位VCCと電位VSSとを周期的に振幅 する信号S31。を発生するパルス信号発生回路(OS C) 31と、昇圧回路(CP) 32とを、それぞれ備えている。その昇圧回路32に各選択信号B。が入力される構成になっている。

【0010】図3は、図1中のメモリセルアレイを示す 回路図である。この図3ではメモリセルアレイ10. を 例にとって示しているが、他のメモリセルアレイ10. に は、ワード線WL1~WLiに直交して複数の第2の信 号線のビット線対BL1, BL1,が設 けられ、各ワード線WL1~WLiとビット線対BL1, BL1,の交点には、メモリセル 11がそれぞれ接続されている。各ビット線BL1~BL1,~BL1,とセルプレート1との間に は、キャパシタ11aとストレージノード11bとNM OS11cとが、直列接続されている。各キャパシタ11aとストレージノード11bとNM OS11cとが、直列接続されている。各キャパシタ11aとストレージノード11bとNM OS11cとが、直列接続されている。各トレージノード11bとNM OS11cの構造 は、図2に示したようになっており、各NMOS11cのゲートが、ワード線WL、にそれぞれ接続されている。

【0011】図4は、図1における動作電圧を示す波形

図である。この図4を参照しつつ、図1の半導体記憶装

置の動作を説明する。例として、ワード線WL: に接続

されたメモリセル11の1つに"1"の情報を書込む動

作を説明する。ここでは、ワード線WL」にリーク電流

がない場合を想定している。アドレスによって選択され て選択信号B、のレベルが、電位VSSから電位VCC に変化し、該選択信号Bi によって昇圧電源発生回路3 01 が活性化する。昇圧電源発生回路301 中の昇圧回 路32は、昇圧ノードPWi に電荷を供給するので、そ 30 の昇圧ノードPW: のレベルが上昇する。ここで、昇圧 回路32は、パルス信号発生回路31からの信号S31 の遷移を受けて昇圧した電位 $VCC+Vtn+\alpha$ (以下、 この電位をVPWという)を出力する。そのため、昇圧 ノードPWi のレベルは電位VPWに遷移する。 【0.012】続いて、Xデコーダの出力ノードXD」が 選択されて、例えば電位VPWからVSSに遷移する と、ワード線取動回路20、中のNMOS21がオフ し、PMOS22がオンする。これにより、ワード線W L. が選択され、該ワード線WL1のレベルは電位VS 40 Sから電位VPWに遷移する。ワード線WL, に接続さ れたメモリセル中の各NMOS11cが、それぞれオン する。この時点では各ストレージノード11bのレベル は、初めに保持している情報に応じて、電位VSS或い は電位VCCをとるので、該ストレージノード11b と、レベルが電位VCC/2のビット線BL:~BL; 或いはビット線BLハ~BLハとの間で電荷の移動が行 なわれる。そのため、各ピット線対BL:, BL:/~B L」、BL」、に微小電位差 AVが発生する。電位差 AV は図示しないセンスラッチ回路によって増幅され、ビッ 50 ト線BL、~BL、は電位VSS或いは電位VCCに遷 移する。その後、ビット線BL1~BL1のうち、選択されたビット線の例えばBL1が、データバスから電荷を受取って、"1"の情報を示す電位VCCに遷移する。よって、選択されたメモリセル11中のストレージノード11bには電荷が流込み、"1"の情報が書込まれる。読出しの場合、書込みの場合と同様にしてワード線WL1が選択される。このワード線WL1に接続されたメモリセル11において、ビット線対BL1,BL1/~BL1,BL1/1間の微小電位差ΔVが増幅される。そして、ビット線BL1~BL1の電位がVCCに遷移し、"1"のデータが読出される。

【0013】図5は、図1のリーク電流補償の動作を示

す波形図である。ワード線WL。にリーク電流が発生し た場合、該ワード線WL。とそれに接続された昇圧ノー ドPW。の電位は、時間の経過と共に低下する。ワード 線WL。に対応する昇圧電源発生回路30。は、周期的 にその電位低下を補償する。即ち、パルス信号発生回路 31が、一定時間毎に電位VSSと電位VCC間を遷移 する信号S31を昇圧回路32に供給する。昇圧回路3 2が、信号S31の遷移を受けて、昇圧ノードPW。を VPWに昇圧する。これにより、ワード線WL。とそれ に接続された昇圧ノードPW。の電位は、周期的にVP Wとなり、図5のように、選択されたストレージノード 11 bには、電位VCCの"1"の情報が書込まれる。 【0014】図6は、図1におけるリーク電流検出動作 を説明する波形図である。本実施例の半導体記憶装置で は、測定用パッド42を有しているので、昇圧電源発生 回路30。で補償できないリーク電流が発生した場合 に、それを検出して例えば不良箇所をスペアセル等に置 換することができる。例えば、選択されたワード線WL にリーク電流が発生していることを検出するために、 アドレスによって指定された選択信号C」のレベルが、 電位VPWから電位VSSに遷移する。これにより、選 択されたPMOS41」がオンし、昇圧ノードPW」が 測定用パッド42に接続される。測定用パッド42に特 性評価装置の測定針を当てられる。選択信号Bi及び出 カノードXD」によって、ワード線WL」が選択され、 該ワード線WL: の電位が立ち上がった後、昇圧ノード PW! (即ち、選択されたワード線WL!)の電圧レ ベル及び電流値が、その特性評価装置で測定される。メ モリセルアレイ10:中の他のワード線WL2,W L。、…、WL、におけるリーク電流の検出は、出力ノ ードXD』の選択をXD』、XD。, …, XD に切替 えて行われる。メモリセルアレイ10、以外のメモリセ ルアレイ10。 におけるワード線WL。 のリーク電流の 検出も、信号Bi, Ciの選択を順次切替えることによ

【0015】以上のように、本実施例によれば、半導体 記憶装置にスイッチ手段である複数のPMOS41

り、同様に行われる。

。と、測定用パッド42とを設け、選択信号C。に基づ き各昇圧ノードPW。を測定用パッド42にそれぞれ接 続する構成にしている。また、Xデコーダの各出力ノー ドXDnの電位レベルにより、ワード線WL、と測定用 パッド42が接続される構成になっている。そのため、 特性評価装置を用いて容易に、各ワード線WL。の電位 及び電流をそれぞれ測定することができ、該ワード線W L。のうちリーク電流で電位VPWを保持できないもの を検出することができる。さらに、各検出結果を比較す 10 ることで、不良の原因となる部分の特定をすることも可 能である。例えば、昇圧電源発生回路30、中の昇圧回 路32でリーク電流が発生している場合、メモリセルア レイ10、中のワード線WL」~WL」の検出結果と他 の各メモリセルアレイ102~100の対応する検出結 果とを比較すると、ワード線WL、~WL、の検出結果 における電圧降下または電流値が、他より大きくなる。 また、ワード線WLi にリーク電流が発生している場 合、同じ昇圧電源発生回路301で昇圧されるワード線 WL、~WL、の検出結果同士を比較すれば、ワード線 20 WL: の電圧降下または電流値が他より大きくなり、ワ ード線WL」の不良が検出される。従って、初期段階で ワード線及び昇圧電源発生回路における不良選別が可能 となり、該不良部分を冗長回路あるいはスペアセルに置 換えることができる。

8

【0016】第2の実施例

図7は、本発明の第2の実施例を示す半導体記憶装置の 概略の構成図であり、図1との共通要素には共通の符号 が付されている。この半導体記憶装置は、第1の実施例 と同様の構成の複数のメモリセルアレイ101~101 と、複数のワード線駆動回路201~201と、複数の スイッチ手段であるPMOS41: ~41 と、測定用 パッド42とを備え、それらが第1の実施例と同様に接 続されている。さらに、この半導体配憶装置には第1の 実施例における複数の昇圧電源発生回路301~301 の代わりに、第2の電位である電位VPWを供給する電 位供給手段である昇圧電源発生回路50と、電位VCC を第2の電位VPWに昇圧する複数の昇圧手段である昇 圧回路601~60x とが、設けられている。各昇圧回 路60。は昇圧電源発生回路50の昇圧ノードPVに共 40 通接続され、該各昇圧回路 60 の昇圧ノード PW: ~ PW』が、ワード線駆動回路20』を介してワード線W L。に接続される構成になっている。各昇圧回路 6 0. はメモリセルアレイ10。 にそれぞれ対応しており、そ れら昇圧回路60。に選択信号B。がそれぞれ入力され る構成になっている。各昇圧ノードPW。 にワード線駆 動回路20. が共通に接続されている。昇圧電源発生回 路50は、電源電位VCCと接地電位VSSとを周期的 に振幅する信号S51。を発生するパルス信号発生回路 (OSC) 51と、昇圧回路 (CPA) 52とを備えて 50 いる。

【0017】図8は、図7の動作電圧を示す波形図であ り、この図8を参照しつつ、図7の半導体記憶装置の動 作を説明する。ここでは、ワード線WLiが選択されて 該ワード線WL: のレベルが電位VSSから電位VPW に遷移するまでを説明する。まず、昇圧回路52はパル ス信号発生回路51からパルスを受けて、周期的に昇圧 ノードPVへ電荷を供給する。その後、選択信号B、が 電位VSSから電位VCCに遷移すると、昇圧回路60 1 の昇圧ノードPWI のレベルは、電位VCCから電位 VPWに昇圧する。これと同時に、昇圧ノードPVと昇 圧ノードPWiが導通し、昇圧ノードPWiに対して周 期的に電荷が供給される。即ち、昇圧ノードPWiのレ ベルは、図8のように電位VPWに補償される。続い て、出力ノードXDiが選択されて、該出力ノードXD 」のレベルが電位VPWから電位VSSに遷移する。ワ ード線駆動回路20:中のNMOS22がオフし、PM OS21がオンする。ワード線WL: のレベルは、電位 VSSから電位VPWに遷移する。以降のデータ書込み 動作及び読出し動作は、第1の実施例と同様である。

【0018】図9は、図7におけるリーク電流検出動作 を説明する波形図である。例えば、選択されたワード線 WL、にリーク電流が発生していることを検出するため に、第1の実施例と同様、選択信号C:のレベルを電位 VPWから電位VSSに遷移させる。これにより、PM OS41 がオンし、昇圧ノードPW が選択されて測 定用パッド42に接続される。出力ノードXD: のレベ ルを電位VSSにすることで、ワード線WL」が昇圧ノ ードPW』に接続され、ワード線WL』が測定用パッド 42に接続される。測定用パッド42に特性評価装置の 測定針を当てられ、ワード線WL: の電位が立ち上がっ た後の昇圧ノードPWiの電圧レベル及び電流値が、そ の特性評価装置で測定される。メモリセルアレイ101 中の他のワード線WL1, WL1, …, WL1 における リーク電流の検出は、出力ノードXD』の選択をX Da. XDa. ..., XDaに切替えて行われる。メモリ セルアレイ10、以外のメモリセルアレイ10。 におけ るワード線WL。におけるリーク電流検出も、信号 Bi,Ciの選択を順次切替えることにより、同様に行 われる。以上のように、この第2の実施例では、半導体 記憶装置に複数のスイッチ手段であるPMOS 41 。と、測定用パッド42を設け、各昇圧ノードPW。を 選択信号C。に基づき該測定用パッド42にそれぞれ接 統する構成にしている。そのため、第1の実施例と同様 に、各ワード線WL。の電位及び電流を容易にそれぞれ 測定することができる。よって、ワード線WL。のうち 電位VPWを保持できないものを検出することができ、 不良部分を冗長回路あるいはスペアセルに置換えること かできる。さらに、本実施例では、1つの昇圧電源発生 回路50で各昇圧回路60.の動作を補償する構成にし ているので、半導体記憶装置のレイアウト面積を小さく

できる。

【0019】 第3の実施例

図10は、本発明の第3の実施例を示す半導体記憶装置 の概略の構成図であり、図1及び図7との共通要素には 共通の符号が付されている。この半導体記憶装置は、第 2の実施例と同様の構成の複数のメモリセルアレイ10 1 ~10 』と、複数のワード線駆動回路201 ~201 と、複数のPMOS411~41』と、1つの測定用パ ッド42と、複数の昇圧回路60、~60ょとを備え、 10 それらが第2の実施例と同様に接続されている。本実施 例の記憶装置では、昇圧電源発生回路50の代わりに、 昇圧電源発生回路70を設けている。昇圧電源発生回路 70は、制御信号SC1に基づいて動作が制御されて電 位VCCとなるパルス信号S71を発生するパルス信号 発生回路(OSC) 71と、パルス信号S71を昇圧す る昇圧回路(CPA) 72とを備えている。昇圧電源発 生回路70は昇圧ノードPVを介して各昇圧回路60. に接続されている。制御信号SC1は、図示しないセン サ回路によって生成される信号であり、例えばワード線 20 WL。における電位VPWが低下したときに制御信号S C1のレベルは電位VCCから電位VSSに遷移する構 成となっている。図10の半導体配憶装置において、選 択されたワード線WL。のレベルが、電位VSSから電 位VPWに遷移する間での動作、及びそれ以降の書込み 動作は第2の実施例と同様である。

【0020】図11は、図10におけるリーク電流検出 動作を説明する波形図である。この半導体記憶装置でリ ーク電流の検出をする方法には、第1及び第2の方法の 2通りがある。第1の方法は、パルス信号発生回路71 30 を動作させた状態で、各ワード線WL。のリーク電流を 検出する方法であり、第2の方法はパルス信号発生回路 71の動作を止めた状態で、各ワード線WL。のリーク **電流を検出する方法である。第1の方法は第2の実施例** と同様の動作でリーク電流が検出される。第2の方法で は、例えば、ワード線WLiのリーク電流を検出するた めに、まず、制御信号SC1のレベルを例えば、センサ 回路の動作を外部からの制御信号により止めることで電 位VSSから電位VCCに遷移させる。 制御信号SC1 のレベルの遷移によって、パルス信号発生回路71は停 40 止する。例えば、信号S71のレベルは電位VCCに維 持される。選択されたワード線WL: のレベルが電位V PWが立上がった後、選択信号C」のレベルを電位VP Wから電位VSSに遷移させ、PMOS41、をオンす る。これにより、昇圧ノードPWi が測定用パッド42 に接続される。出力ノードXD』のレベルを電位VSS にすることで、ワード線WLiが昇圧ノードPWiに接 続され、ワード線WL、が測定用パッド42に接続され る。測定用パッド42に特性評価装置の測定針が当てら れ、ワード線WLIの電位が立ち上がった後の昇圧ノー 50 ドPW: の電圧レベル及び電流値が、その特性評価装置 で測定される。メモリセルアレイ10、中の他のワード線WL2, WL3, …, WL1 におけるリーク電流の検出は、出力ノードXD1の選択をXD2, XD3, …, XD1に切替えて行われる。メモリセルアレイ101以外のメモリセルアレイ101におけるワード線WL1におけるリーク電流の検出も、信号B1, C1の選択を順次切替えることにより、同様に行われる。

【0021】以上のように、この第3の実施例では、半 **導体記憶装置にスイッチ手段である複数のPMOS4**1 ■ と、測定用パッド42とを設け、各昇圧ノードPW。 を選択信号C。に基づき該測定用パッド42にそれぞれ 接続する構成にしている。そのため、第1の実施例と同 様に、各ワード線WL。の電位及び電流を容易にそれぞ れ測定することができる。ワード線WL。のうちリーク 電流で電位VPWを保持できないものを検出することが でき、不良部分を冗長回路あるいはスペアセルに置換え ることができる。さらに、本実施例では、昇圧電源発生 回路70中のパルス信号発生回路71を制御信号SC1 で動作制御できる構成にしているので、リーク電流を検 出するときに、検出対象のワード線WL。に対する電荷 供給をなくすことができる。そのため、昇圧回路72に おけるリーク電流がなくなり、ワード線WL。のリーク 電流の検出が、第2の実施例よりも容易になる。また、 リーク電流の検出以外の時でも、昇圧回路72の動作を 停止できるので、例えば、ワード線WL、が電位VPW を保持しているとき、及びスタンパイ時に昇圧回路72 を停止して消費電流を少なくすることができる。

【0022】第4の実施例

図12は、本発明の第4の実施例を示す半導体記憶装置 の概略の構成図であり、図1、図7及び図10との共通 要素には共通の符号が付されている。本実施例の半導体 記憶装置は、第1~第3の実施例で採用した測定パッド を用いず、半導体配憶装置の有するデータ出力パッド で、ワード線WL。のリーク電流を測定するものであ る。この半導体記憶装置は、第1の実施例と同様の複数 のメモリセルアレイ101~10』と、複数のワード線 駆動回路201~201と、電位供給手段である複数の 昇圧電源発生回路301~30xと、第1のスイッチ手 段である複数のPMOS 4 1, ~4 1 とを備え、それ らが第1の実施例と同様に接続されている。各PMOS 4 1. のドレインが、ノードPADVで第2のスイッチ 手段であるスイッチ80に共通接続され、スイッチ80 の出力側が電位可変手段であるNMOS81のゲートに 接続されている。NMOS81のドレインは電源電位V CCに接続され、該NMOS81のソースが、データ出 力端子であるデータ出力パッド90に接続されている。 スイッチ80は外部からの制御信号SC2に基づいて制 御され、リーク電流の検出時にオンとなって各PMOS 41. のドレインの電位を出力する機能を有している。 制御信号SC2は、例えば、あるアドレスピンにスーパ ーポルテージを印加することで、発生する構成となっている。この半導体記憶装置における書込み動作及び書込み動作は、第1の実施例と同様に行われる。

12

【0023】図13は、図12におけるリーク電流検出 動作を説明する波形図である。例えば、ワード線WLi のリーク電流を検出する場合、まず、図示しない半導体 記憶装置のアドレスピンにスーパーボルテージを与え、 制御信号SC2のレベルを電位VSSから電位VCCに 遷移させる。 制御信号SC2のレベル遷移によってスイ 10 ッチ80がオンし、各PMOS41。のドレインとNM OS81のゲートが接続される。次に、アドレスによっ て選択信号C」のレベルを電位VPWから電位VSSに 遷移させ、PMOS411をオンさせる。これにより、 昇圧ノードPW。が、NMOS81のゲートに接続され る。選択信号Biのレベルを電位VCCにして出力ノー ドXD』のレベルを電位VCCから電位VSSに遷移さ せる。これにより、ワード線WL: がNMOS81のゲ ートに接続される。この状態でデータ出力パッド90 に、特性評価装置測定針を当てて、データ出力パッド9 0の電圧レベル及び電流値を測定する。また、半導体記 憶装置がモールド組立品の場合には、データ出力パッド 90がボンディングによって接続されているパッケージ の出力端子に、特性評価装置測定針を当てて測定する。 この測定によって測定される電圧は、リーク電流が無い 場合に電圧VCCであり、リーク電流が発生している場 合はNMOS81の導通状態が変化して電圧VCCより も低くなる。メモリセルアレイ10、中の他のワード線 WL2, WL3, …, WL1 におけるリーク電流の検出 は、出力ノードXD₁の選択をXD₂, XD₃, …, X 30 D. に切替えて行われる。メモリセルアレイ10、以外 のメモリセルアレイ10。 におけるワード線WL。 にお けるリーク電流の検出も、信号Bi,Ciの選択を順次 切替えることにより、同様に行われる。

【0024】以上のように、この第4の実施例では、各ワード線WL。のリーク電流を測定するためのパッドをデータ出力パッド90で構成しているので、第1の実施例と同様の効果が得られると共に、モールド組立品に対してのリーク電流の検出を行える。そのため、組立て後の不良選別も可能となっている。なお、本発明は、上記40 実施例に限定されず、種々の変形が可能である。その変形例としては、例えば次のようなものがある。

- (1) 第1~第3の実施例におけるリーク電流の測定は、1本のワード線WL。を選択して行っているが、多ビット品で複数のワード線WL。を同時に選択する機能を有する半導体記憶装置にも、本発明の適用が可能である。つまり、選択信号C。を切替えることで、メモリセルアレイ10。の切替えを行うことができるので、異なるメモリセルアレイ10。中のワード線WL。のリーク電流を検出することができる。
- (2) 第1~第3の実施例の測定用パッド42は探針

メモリセルアレ

13

可能であればよく、パッドの構造に形成されていなくてもよい。

- (3) 昇圧ノードPW』と各昇圧回路の構成は、第1 〜第4の実施例に限定されるものではない。例えば、1 つの昇圧ノード30mに複数のメモリセルアレイが接続 される構成としてもよい。
- (4) ワード線駆動回路20。の構成において、PM OS21でワード線WL。と昇圧ノードPW。を接続し ているが、NMOSでワード線WL。と昇圧ノードPW 。をそれぞれ接続する構成としてもよい。
- (5) 各選択信号B。, C。は、同一の信号として も、第1~第4の実施例と同様の効果が得られる。
- (6) 第4の実施例では、複数の昇圧電源発生回路3 0。を用いているが、第2及び第3の実施例のように1 つの昇圧電源発生回路を用いても、同様の効果が得られる。
- (7) 多ビット品で複数のワード線WL。が同時に選択されて複数のデータが出力される半導体記憶装置には、第4の実施例におけるスイッチ80及びNMOS81等を複数設けて、複数のデータ出力パッドでリーク電流を測定する構成としてもよい。

[0025]

【発明の効果】以上詳細に説明したように、本発明によれば、半導体記憶装置の複数のメモリアレイ中の第1の信号線に対して、第1の電位よりも高い第2の電位を各ノードを介してそれぞれ供給する電位供給手段或るいは昇圧手段を備え、さらに、該ノードを選択する複数のスイッチ手段とそれに接続される端子を設けるか、或いは第1及び第2のスイッチ手段を電位可変手段とそれに接続される端子を設けている。そのため、電位供給手段或るいは昇圧手段によって第2の電位とされた第1の信号線の電位低下が、それらの端子で検出することができる。したがって、初期段階で不良箇所の抽出が可能となり、それらを冗長回路等に置き換えることができる。

【図面の簡単な説明】

【図1】本発明の第1の実施例を示す半導体記憶装置の 概略の構成図である。

【図2】メモリセルを示す断面図である。

14

【図3】図1中のメモリセルアレイを示す回路図である。

【図4】図1における動作電圧を示す波形図である。

【図5】図1のリーク電流補償の動作を示す波形図である。

【図6】図1におけるリーク**電流検出動作を説明する**液形図である。

【図7】本発明の第2の実施例を示す半導体記憶装置の 概略の構成図である。

10 【図8】図7における動作電圧を示す波形図である。

【図9】図7におけるリーク電流検出動作を説明する波形図である。

【図10】本発明の第3の実施例を示す半導体記憶装置の概略の構成図である。

【図11】図10におけるリーク電流検出動作を説明する波形図である。


【図12】本発明の第4の実施例を示す半導体記憶装置の概略の構成図である。

【図13】図12におけるリーク電流検出動作を説明す 20 る波形図である。


【符号の説明】 10,~10M

	1	
	$20_{1} \sim 20_{1}$	ワード線駆動回
	路	
	$30_1 \sim 30_0$, 50 , 70	昇圧電源発生回
	路	
	31, 51, 71	パルス信号発生
	回路	•
30	$32, 52, 72, 30_1 \sim 30_0$	昇圧回路
	41, ~41,	PMOS
	4 2	測定用パッド
	8 0	スイッチ
	8 1	NMOS
	9 0	データ出力パッ
	k	
	WL ₁ ~WL ₁	ワード線
	$PW_1 \sim PW_W$, PV	昇圧ノード

(図1)









[図3]

図1中のメモリセルアレイ


[図4]




[図5]




[図6]





[図8]




[図7]








[図10]



[図12]



[図13]

